韬（τ）定律指明晰半导体行业的最终竞争会从“谁的节点更小”酿成“谁的端到端系统效率更高”。。。。。

文｜《中国企业家》记者 闫俊文见习编辑｜李原编辑｜何伊凡

头图泉源｜华为官网

1965年提出的摩尔定律，，，，，，正在被宣告过时。。。。。

英伟达CEO黄仁勋、台积电首创人张忠谋、OpenAI首创人阿尔特曼，，，，，，均体现过对摩尔定律的疑义。。。。。现在，，，，，，阵营里又多了一位华为女高管。。。。。

5月25日，，，，，，华为半导体营业部总裁何庭波宣布，，，，，，基于华为已往6年做出381款芯片的履历，，，，，，她提出了新理论——韬（τ）定律。。。。。

受此新闻影响，，，，，，A股半导体公司当日整体大涨。。。。。唬；；绻尽⒅行竟逝讨姓峭＃，，，，，半导体上下游看法公司股价也普遍飘红。。。。。

何谓韬（τ）定律？？？简而言之是以“时间缩微”替换“几何缩微”，，，，，，通过逻辑折叠等立异手艺，，，，，，压缩芯片内的走线距离、互联时延，，，，，，提高电信号传输效率，，，，，，让芯片从2D平面进化为3D立体，，，，，，从而开拓出一条有别于追求制程纳米节点的新路。。。。。

一位半导体先进封装的从业者告诉《中国企业家》：圈内人对韬（τ）定律的提出颇感兴奋，，，，，，韬（τ）定律实质是为了挣脱EUV高端光刻机的约束。。。。。光刻神秘依赖全球供应链才华生产，，，，，，且良率把控难度大。。。。。

“古板6纳米的芯片一次流片要破费6亿元人民币，，，，，，且纷歧定每次都能乐成。。。。。从芯片设计到晶圆制造，，，，，，各环节研发与生产本钱高昂。。。。。”但通过“逻辑折叠”，，，，，，芯片性能即便达不到古板路径的100%效果，，，，，，但也可以用更低本钱抵达95%的效能，，，，，，并更具稳固性。。。。。

尚有行业人士体现：韬定律让晶圆厂竞争压力被重新分配了。。。。。已往的逻辑是每代都要跑到最先进节点，，，，，，投资重大、风险集中在少数几家。。。。。韬定律指出同样的系统性能可以通过封装和架构来换。。。。。，，，，，不是每家都必需跑到最前沿。。。。。

这对中芯国际这样的企业有一定战略解压的意义——成熟节点加上先进封装工艺支持，，，，，，将成为一条可行的路。。。。。

回到原点，，，，，，韬（τ）定律的“逻辑折叠”手艺又事实是什么？？？

华为Fellow（华为手艺最高声誉之一）获得者夏晶在演讲中提到了两个有趣的比喻。。。。。他说：一张通俗的A4纸薄得险些没有厚度，，，，，，但半数42次，，，，，，它的厚度可以跨越地球到月球的距离。。。。。

另一个比喻是，，，，，，大自然从无序的氨基酸通过卵白质折叠，，，，，，从而形成生命体。。。。。而韬（τ）定律也可以通过对零星、平铺、冗余硬件的一直重构和优化，，，，，，让它蜕变为高效智能的算力生命体，，，，，，完成算力的深度进化与一连生长。。。。。

以手机SoC（系统级芯片）为例，，，，，，逻辑折叠依托混淆键合、反面布线等先进工艺，，，，，，通过超高密度笔直互联，，，，，，将平面电路做细粒度立体分层拆分，，，，，，上下层协同设计，，，，，，不增添封装尺寸条件下提升有用晶体管密度，，，，，，从而提升性能。。。。。

泉源：视觉中国

韬（τ）定律推演到极致，，，，，，即是华为“集群折叠”的超节点产品。。。。。

昇腾384超节点包括了384颗NPU和192颗鲲鹏CPU，，，，，，手艺的要害不在于单颗芯片，，，，，，而是芯片间的互联通讯时延，，，，，，华为通过自主开发的灵衢总线将成百上千颗芯片虚拟为一颗巨型逻辑芯片。。。。。

在5月26日的IEEE中国聚会上，，，，，，夏晶在演讲中说：“我们必需在（超节点）规模一连扩张的同时，，，，，，一直优化互联，，，，，，一连压低延迟，，，，，，一连降低通讯开销，，，，，，让系统增大的历程中还能更高效，，，，，，更快，，，，，，一直把多芯片折叠起来的历程，，，，，，我们把它叫system folding（系统折叠）。。。。。”

昇腾384超节点通过用光？？？槿〈虐宓耐呤，，，，，吞吐Token效率做到了行业最佳。。。。。在2026年第四序度，，，，，，华为将上线“950超节点”，，，，，，它毗连了8192张昇腾950DT卡，，，，，，算力规模是昇腾384超节点的20多倍，，，，，，这也将进一步让适配了昇腾的DeepSeek等模子厂商更具Token价钱优势。。。。。

一言以概之，，，，，，韬（τ）定律指明晰半导体行业的最终竞争会从“谁的节点更小”酿成“谁的端到端系统效率更高”。。。。。

主导这一切的何庭波又是谁？？？

作为华为半导体营业部总裁，，，，，，2019年5月地缘摩擦加剧之际，，，，，，她在华为海思发出内部信，，，，，，最后是：“前路更为艰辛，，，，，，我们将以勇气、智慧和毅力，，，，，，在极限施压下挺直脊梁，，，，，，奋力前行。。。。。滔天巨浪方显英雄本色，，，，，，艰难困苦铸造诺亚方舟。。。。。”

以后，，，，，，何庭波向导团队在6年时间做出381款芯片，，，，，，其中包括麒麟芯片、鲲鹏CPU、昇腾GPU等一系列芯片。。。。。5月26日接受《人民日报》采访时，，，，，，她体现：未来4年、5年、10年的加速率，，，，，，我们跟另一条蹊径完全可以相比，，，，，，我们不会越来越远，，，，，，只会越来越好。。。。。

《中国企业家》连系对半导体从业者采访、5月25日何庭波宣布的手艺论文，，，，，，以及5月26日，，，，，，华为两位Fellow获得者黄永和夏晶解读韬（τ）定律的演讲，，，，，，重点梳理并解答了以下5个要害问题：

逻辑折叠，，，，，，事实折叠了什么？？？

芯和半导体副总裁仓巍告诉《中国企业家》：已往的芯片设计，，，，，，像是在一座小镇上盖屋子——把每栋屋子造得越来越。。。。。，，，，，这样同样大的土地上就能住更多人。。。。。但这也让街道变多，，，，，，越来越绕。。。。。而“逻辑折叠”，，，，，，好比把平房酿成楼房。。。。。屋子不必缩。。。。。，，，，，土地不必变大，，，，，，楼层之间装上电梯，，，，，，人们要交流，，，，，，直接乘电梯上下就行，，，，，，再不必在地面上绕远路。。。。。

在逻辑折叠手艺之下，，，，，，芯片布线短了，，，，，，寄生的电阻和电容就小了；；；；电阻、电容小了，，，，，，信号传得更快，，，，，，功耗更低，，，，，，频率可以更高。。。。。

手艺论文提到，，，，，，在AI系统上，，，，，，通过系统客栈，，，，，，预计到2035年硬件集成度将增添100倍以上。。。。。

泉源：中国科学院科技论文预宣布平台截图

仓巍诠释道，，，，，，古板AI芯片的封装，，，，，，好比一栋只有前后两个门的客栈。。。。。客栈内里可以无限扩建货架（算力），，，，，，但所有货物的收支只能走这两扇门。。。。。唬；；跫茉蕉啵，，，，，堵在门口的货车就越多，，，，，，再大的客栈也被两扇门卡死了。。。。。

华为的解法是拆掉了客栈的屋顶，，，，，，让货物可以从天上直接吊进吊出——内存、供电、光互连所有改走笔直偏向。。。。。客栈扩多大，，，，，，头顶的装卸面积就随着扩多大，，，，，，彻底绕开了门口的拥堵。。。。。

“韬定律的焦点主张，，，，，，是让芯片工程师、系统架构师、软件工程师都围绕压缩这个时间来协同，，，，，，而不是各自在自己那一层做优化。。。。。”仓巍说。。。。。

芯片折叠之后，，，，，，手艺上有哪些挑战？？？

仓巍提到，，，，，，芯片在实现折叠之后，，，，，，最焦点的挑战是良率。。。。。两张晶圆键合在一起，，，，，，瞄准精度要抵达0.5微米以内，，，，，，键合节距要做到1.5微米甚至更小。。。。。任何一张晶圆上的缺陷，，，，，，都会影响整个堆叠的制品率。。。。。

华为的解法是设计层面的“智能冗余”——通过预留修复路径，，，，，，让失效单位可以被旁路绕过，，，，，，把失效率控制在100ppm以下，，，，，，修复率抵达99.9%。。。。。

晶圆间工艺差别是另一个棘手问题。。。。。两张晶圆来自差别批次，，，，，，有时甚至来自差别节点，，，，，，阈值电压、驱动电流、互连电阻都会有误差，，，，，，叠加到时钟树漫衍上，，，，，，很容易让时钟偏斜（skew）凌驾预算，，，，，，导致芯片事情不稳固。。。。。

手艺论文明确指出这需要自顺应赔偿机制，，，，，，以及能做跨层时序收敛的EDA工具——后者现在在业界基本是空缺。。。。。

别的，，，，，，光毗连的稳固性也是一大挑战。。。。。在数据中心的盘算服务器和超节点上，，，，，，接纳光毗连虽然效率高，，，，，，但解决“数据丢包”问题则保存挑战。。。。。

对此，，，，，，华为手艺专家诠释：铜线毗连也会丢包，，，，，，但因是物理毗连，，，，，，以是偶发性的丢包会凭证协议重发；；；；但光毗连泛起闪断，，，，，，需要更上层的方式解决问题。。。。。专家说：“若是光泛起闪断，，，，，，它很有可能并不是一个几个纳秒级的，，，，，，它甚至是秒级的，，，，，，在这种级别的闪断情形下，，，，，，需要上层软件来干预。。。。。”

韬（τ）定律会和摩尔定律一样“撞墙”吗？？？

“摩尔定律撞墙”不是说人类已经不可做2nm或1nm芯片，，，，，，而是说几何微缩仍在继续，，，，，，但其性能、能效和本钱盈利已经显著下降。。。。。

摩尔定律指的是集成电路上可以容纳的晶体管数目在约莫每经由18个月到24个月便会增添一倍。。。。。唬；；谎灾，，，，，处理器的性能约莫每两年翻一倍，，，，，，同市价钱下降为之前的一半。。。。。

现在，，，，，，摩尔定律遇到了四道墙——本钱、功耗、内存、互连：

本钱墙，，，，，，EUV光刻机一台造价凌驾1.5亿美元，，，，，，折旧本钱直接压在晶圆上；；；；一颗2纳米芯片的设计用度已凌驾10亿美元；；；；单位晶体管本钱不降反升。。。。。

功耗墙，，，，，，晶体管越堆越多，，，，，，芯片的发热却压不住。。。。。今天一颗高端AI加速器的热设计功耗已经凌驾1000瓦，，，，，，让散热已经成为一门自力的工程学。。。。。

泉源：AI天生

内存墙，，，，，，AI大模子训练和推理高度依赖频仍的内存会见，，，，，，内存带宽不敷，，，，，，再多的算力也在等数据，，，，，，使用率很低。。。。。

互连墙，，，，，，大型AI集群凌驾80%的能耗来自数据搬运而非盘算自己，，，，，，说明互连已经成为主要矛盾。。。。。

韬（τ）定律和逻辑折叠也保存其物理限制，，，，，，它的止境又在那里？？？

华为手艺专家体现，，，，，，为了填补摩尔定律演进放缓带来的影响，，，，，，他们会有折叠两层到三层甚至多层的需要，，，，，，并且已经开展了研究，，，，，，未来会有相关产品上市。。。。。

他们还预告，，，，，，鲲鹏960的三层堆叠架构，，，，，，目的攻击4GHz主频，，，，，，单位投影晶体管密度突破200MTr/mm?（百万晶体管/平方毫米），，，，，，依托工艺迭代优化键合间距，，，，，，实现笔直互联无绕线直通。。。。。

韬（τ）定律怎样影响半导体工业链上下游？？？

何庭波在论文里提到，，，，，，将τ缩微泛起为一个完成的系统是有误导性的，，，，，，若干实质性问题仍然悬而未决。。。。。但论文也预告说，，，，，，一条τ原生的工具链——开放、多物理场、3D原生，，，，，，将是未来十年最主要的赋能投资。。。。。

有EDA厂商告诉《中国企业家》，，，，，，他们已经在起劲结构韬（τ）定律带来的衍生工业链。。。。。他们以为，，，，，，关于华为来说，，，，，，晶圆制造并非最浩劫点，，，，，，焦点瓶颈在芯片架构设计与多维度仿真，，，，，，涵盖电路、芯片、系统全层级，，，，，，要完成多维度仿真，，，，，，重复迭代，，，，，，匹配工艺现实效果，，，，，，这需要芯片设计公司、基板厂、封测厂突破壁垒，，，，，，联相助战。。。。。

AI投资人、深圳数据经济研究院AI经济研究中心联席主任王捷曾加入摩尔线程天使轮、长鑫存储C轮等硬科技项目投资。。。。。他体现，，，，，，关于设计来说，，，，，，未来将从只做古板的二维设计，，，，，，转向也要做3D-aware architecture（原生支持三维堆叠的芯片架构）。。。。。关于晶圆厂来说，，，，，，成熟制程的主要性会上升，，，，，，多层逻辑堆叠可能带来晶圆需求显著增添。。。。。

华为怎样攻坚克难？？？

今年2月，，，，，，英特尔CEO陈立武在一次果真场合上体现，，，，，，他发明，，，，，，在美国重重阻挠下，，，，，，华为依然找到了至少100名顶尖设计师。。。。。

陈立武说，，，，，，当他询些设计师，，，，，，怎样攻克手艺难题时，，，，，，他们回覆：“虽然我们被限制使用许多工具，，，，，，但我们有自己的‘土步伐’，，，，，，我们能搞定。。。。。”

华为手艺专家在5月26日的演讲中也对此间接回应道：“鲲鹏950 CPU通过芯片折叠不但仅获得了单位面积更多的晶体管，，，，，，放了更多的CPU，，，，，，还通过时钟互联供电的一体化设计，，，，，，让多芯片像一颗芯片一样运行。。。。。”

据媒体报道，，，，，，将于今年秋季面世的麒麟手机芯片已经率先接纳了逻辑折叠手艺，，，，，，性能大幅提升。。。。。预计到2031年，，，，，，基于该定律的高端芯片晶体管密度将抵达1.4纳米制程的一律水平。。。。。

深海狮子鱼公司还为深？？？瓶贾霸碧峁┒ㄖ苹し，，，，，，产品充分思量到了科研职员在科考船和载人潜水器作业的特殊需求。。。。。并一连设计推出中国载人深潜系列等主题文创产品，，，，，，深受市场青睐。。。。。