泉源：市场资讯
泉源：腾讯科技
华为半导体营业总裁何庭波。。。。。。图片经由AI处理
文丨苏扬
编辑丨徐青阳
华为更新了“韬定律”论文的V2版：《A time scaling theory for multi-layer electronic systems》（关于多层电子系统的时间缩放理论），，，，整个论文可以概括为后摩尔定律时代华为对芯片性能的一连扩展的思索。。。。。。
在摩尔定律框架之下，，，，晶体管数目每24个月翻一倍，，，，但这套框架在近几年最先失准，，，，而在华为身上还面临着特殊的限制：先进EUV和高端DUV光刻机遭遇禁运。。。。。。
已往，，，，为了延续摩尔定律的晶体管几何微缩，，，，“多重曝光”这种几何微缩成为国产芯片突破7nm等先进工艺的要害手段。。。。。。只是，，，，多重曝光带来了本钱和良率问题，，，，且这项手艺也有极限，，，，“韬定律”则是绕开这种手艺方案的新路径。。。。。。
凭证华为的测算，，，，今年的Kirin 2026芯片，，，，基于韬定律单次迭代实现的晶体管密度提升，，，，相当于古板几何微缩三年（代）的水平。。。。。。
可以这样说，，，，“韬定律”反映的是一种更系统的方式来做先进工艺芯片，，，，去对标古板晶圆制造的5nm、3nm甚至是1nm芯片。。。。。。
5月份刚发论文的时间，，，，我就把“韬定律”解读为：在晶体管密度受限的情形下，，，，从底层器件，，，，到顶层系统，，，，优化、缩短信号传输和处理的时间，，，，来优化芯片的性能。。。。。。
华为在第一版论文中就强调，，，，“韬定律”是已往6年时间381颗芯片量产的履历的总结，，，，不过其时由于数据少，，，，争议也较量多，，，，好比“定律”二字。。。。。。
为了消除这种质疑，，，，华为也在最新论文中，，，，更详细地通过实例对“韬定律”涉及到的“时间微缩”、“逻辑折叠”等等举行了增补诠释，，，，以验证它的逻辑闭环。。。。。。
Kirin 2026：韬定律的量产测试
韬定律的理论基础建设在τ= f（τ_transistor，，，， τ_circuit，，，， τ_chip，，，， τ_system）分层函数之上，，，，它将整套系统时间常数，，，，拆解为晶体管、电路、芯片、系统四层子时间常数的耦合关系。。。。。。
工程师们通过压缩各层级时延，，，，最终实现全栈τ缩放。。。。。。
好比，，，，在晶体管层，，，，通过高K值/金属栅极、GAA架构等来微缩时间常数；；；；再好比在芯片层，，，，通过架构、存储条理等来解决盘算和内存会见延迟，，，，组成芯片层时间常数的微缩。。。。。。
2026年度旗舰机将搭载的“Kirin 2026”芯片，，，，是第一款对“韬定律”举行验证的量产级移动SoC芯片。。。。。。
对智能手机SoC来说，，，，芯片即系统。。。。。。它没有多插槽看法，，，，亦不可通过上千个节点网络来平衡慢速链接，，，，以是，，，，交付的芯片性能就是最终确认的。。。。。。同时，，，，华为面临先进节点制造装备限制，，，，不得不率先在移动SoC领域探索新路径，，，，以便于在一个牢靠节点实现性能的代际提升。。。。。。
要在移动SoC上让“韬定律”落地，，，，实现τ时间微缩，，，，华为的谜底是逻辑折叠。。。。。。
它是一种设计要领论，，，，遵照时间缩放原理，，，，将简单硅片上的寄存器、运算电路拆分，，，，部分放到第二层堆叠晶圆，，，，使得第一层的晶体管密度更高（如下图），，，，再通过笔直短通道取代横跨芯片的长线，，，，链接两层，，，，缩短信号传输距离以联合优化性能、功耗和面积。。。。。。
与HBM多层DRAM裸片笔直堆叠差别，，，，逻辑折叠是将差别功效器件拆分结构在多层晶圆上，，，，实现跨芯片单位的分层优化排布。。。。。。
若是用盖屋子来形貌，，，，古板芯片就是单层平房，，，，所有电路元件平铺在统一层晶圆上，，，，模浚？橹渚嗬朐叮，信号要走很长的金属线。。。。。。
逻辑折叠则是一种立体化设计思绪，，，，相当于把单层平房改成双层复式，，，，它不必换修建质料，，，，也就是不依赖更先进光刻制程，，，，不缩小晶体管，，，，直接把电路单位拆分到上下两层晶圆，，，，靠混淆键合工艺贴合，，，，原本横跨整片芯片的长走线，，，，被替换成上下层之间的笔直通道。。。。。。
回到韬定律对应的分层函数τ= f（τ_transistor，，，， τ_circuit，，，， τ_chip，，，， τ_system），，，，逻辑折叠对应就是τ_circuit（电路层）的时间常数微缩。。。。。。
凭证华为在论文中提供的数据，，，，以Kirin 9030 Pro为参照基线，，，，虽然接纳相同制造工艺，，，，可是引入逻辑折叠的Kirin 2026，，，，晶体管密度从基线的155MTr/mm?提升至238MTr/mm?，，，，若是凭证古板的几何微缩，，，，这样的提升需要3年（3代）工艺进化才华实现。。。。。。
不过，，，，由于论文中晶体管密度盘算公式为：[2×10?] ÷ [栅接触间距 × 标准单位高度]，，，，而行业多接纳[1.474×10?] ÷ [栅接触间距 × 标准单位高度]。。。。。。也就是说，，，，华为晶体管密度盘算口径下，，，，数据比行业标准多了35.7%。。。。。。
两个口径的差别在于华为的盘算逻辑中，，，，计入了填充、隔离辅助器件，，，，而行业仅统计有用功效逻辑晶体管。。。。。。
以是按行业标准口径，，，，Kirin 2026的晶体管密度应为175.39MTr/mm?，，，，即每平方毫米1.75亿颗晶体管。。。。。。密度小幅凌驾台积电 5nm平面工艺的标准逻辑密度上限，，，，后者晶体管密度规模落在138.2–171.3MTr/mm?这个区间。。。。。。
除了晶体管密度提升，，，，Kirin 2026将供电电压下调了0.2V，，，，但与Kirin 9030 Pro坚持一律的性能（如下表）。。。。。。一律性能下的实测功耗只有参照基线Kirin 9030 Pro的59%，，，，功率密度也只有94.4%。。。。。。
华为还专程强调Kirin 2026选择的是一种趋于守旧的逻辑折叠，，，，体现晶体管密度的提升仍然有空间。。。。。。
凭证华为的展望，，，，未来10年，，，，逻辑折叠将从局部路径折叠演进为全规模、多层折叠。。。。。。从2026年到2035年，，，，晶体管密度预计将向400MTr/mm?（按行业口径为294.8MTr/mm?）及以上攀升。。。。。。同时，，，，逻辑折叠也将使得麒麟芯片能够大幅提升CPU核频率，，，，为突破4GHz及以上铺平蹊径。。。。。。
在毫瓦级别的移动端SoC上验证有用的“韬定律”，，，，在GW级别的AI数据中心机架能不可行得通呢？？？论文强调谜底是明确的。。。。。。
华为体现，，，，大型AI集群中凌驾80%的能量消耗于数据传输；；；；凌驾70%的系统整天职配给数据存储。。。。。。这个现状直接意味着镌汰数据在传输中破费的时间——在芯片之间、机架之间和封装之内——与镌汰盘算自己的时间一律主要。。。。。。
韬定律在数据中心扩展中的落地，，，，主要通过系统架构（统一总线，，，，Unified Bus）、一个近封装光学引擎（Hi-ONE）和封装自己的拓扑重组（3D Folding）三层的相关手艺协调来实现，，，，与“韬定律”函数中的τ_chip、τ_system细密相关。。。。。。
以Unified Bus和Hi-ONE为例，，，，对应消除跨节点协议转换开销、解决集群高速互连传输延迟，，，，两者大幅压缩整机系统τ_system的通讯时间常数，，，，进而服务于τ时间微缩。。。。。。
凭证华为的预估，，，，到2030年前后，，，，AI加速器主要依赖成熟手艺组合（依赖成熟手艺的组合：chiplet、2.5D、3D堆叠），，，，到2030年之后，，，，昇腾990将最先引入逻辑折叠。。。。。。凭证这一蹊径图，，，，硬件集成度预计到2035年增添凌驾100倍。。。。。。
所谓的硬件集成度，，，，包括单芯片维度的3D堆叠集成，，，，也包括封装层面I/O、供电、内存的笔直集成以及整机层面的互联集成。。。。。。
一切归于STCO
在一位资深研究员看来，，，，“韬定律”的实质就是STCO（System-Technology Co-Optimization，，，，系统 - 工艺协同优化）。。。。。。
与STCO关联，，，，或者说更古板的是DTCO（Design-Technology Co-Optimization，，，，设计 - 工艺协同优化）。。。。。。DTCO涵盖晶圆工艺、标准单位、国界布线协同优化，，，，它突破了“晶圆厂只管造，，，，客户只管设计”的界线，，，，让芯片设计厂商（客户）和EDA工具厂商在工艺开发初期就介入，，，，配合界说标准单位库和物理规则。。。。。。
已往十多年，，，，台积电一直在联动相助同伴探索DTCO。。。。。。
好比在7nm上，，，，通过重新设计标准单位，，，，用更少的鳍片驱动同样的电流，，，，使得相比10nm逻辑密度提升凌驾1.6倍，，，，功耗降低40%左右。。。。。。只是，，，，DTCO局限在单颗裸片内部，，，，器件团队、电路团队、系统架构团队各做各的。。。。。。
华为在论文中强调，，，，“韬定律”是使端到端客栈协同优化成为可能的语言——而每层自力优化、时序作为残差泛起的时代已经竣事。。。。。。而“端到端客栈协同优化”这句话，，，，着实就是STCO的焦点目的。。。。。。
半导体工业在摩尔定律的框架下运转了60年，，，，晶体管数目虽然是几何维度的扩展，，，，但实质上依旧通过微缩晶体管、缩短走线，，，，实现更短的信号传输时间，，，，说究竟照旧压缩时间的工具。。。。。。
“韬定律”只是从系统层面出发，，，，强化压缩时间的目的。。。。。。在“韬定律”中，，，，工艺、电路、架构、系统工程师都有一个统一目的，，，，即“缩短 τ”。。。。。。
值得关注的是，，，，随着2nm以下更先进工艺晶体管微缩越来越难，，，，简单裸片维度的DTCO逐渐让位于STCO，，，，台积电最先与苹果、联发科等客户落地相关营业。。。。。。其中，，，，苹果M系列的Ultra级芯片所接纳的UltraFusion封装，，，，就是STCO的典范应用。。。。。。
简朴来说，，，，DTCO考究的是“晶体管怎么摆放、怎样连线”，，，，STCO思量的是“CPU与HBM内存怎么通过CoWoS封装互联在一起最快”。。。。。。
为什么是现在，，，，为什么是华为？？？
文章开头我们就提到了摩尔定律逐渐失效的现状，，，，华为在小序中也强调，，，，越发量化所在出了几何缩放面临的手艺、经济性以及特定企业面临的出口管制问题。。。。。。
凭证华为在论文中披露的数据，，，，掩模本钱、EUV折旧和设计规则重大性推动前沿芯片设计预算在2纳米节点凌驾每颗十亿美元。。。。。。
“7纳米节点之后，，，，几何缩放不再带泉源史性的盈利。。。。。。光刻工具正迫近图案化的物理极限，，，，EUV折旧主导了晶圆本钱，，，，单位晶体管价钱曲线趋于平展——甚至在某些情形下泛起逆转。。。。。。”何庭波在论文中写道，，，，并且强调，，，，对那些获取最先进光刻工具受限的组织而言，，，，约束更早展现且更为严肃。。。。。。
在华为看来，，，，目今的行业焦点问题不是“晶体管还能缩小几多”，，，，而是“应该缩放什么，，，，针对什么目的？？？”
时间缩放，，，，这就是华为的谜底。。。。。。
“未来十年电子系统演进不应由几何缩放指导，，，，而应由时间缩放指导——系统性地降低贯串盘算栈每一层的简单特征时间常数τ，，，，从皮秒级开关的晶体管到秒级响应的数据中心事情负载。。。。。。”何庭波论文中强调这一洞察源自华为半导体团队在移动SoC、AI加速器、系统架构和封装等领域的硅基实践中的研究，，，，即前文提到的6年、381颗芯片。。。。。。
那韬定律是不是标准谜底呢，，，，或是不是完善的呢？？？
“将τ缩放表述为已完成的系统是误导性的。。。。。。”何庭波在论文中也否认了现阶段的完善论，，，，以是外界的争媾和品评都有合理性。。。。。；；；；晕，包括EDA等在内的原生工具链、差别批次、工艺的晶圆键合带来的工艺变异等，，，，都是韬定律所面临的开放挑战。。。。。。
“许多开放问题仍然保存，，，，没有任何简单组织能够单独应对——工具链、标准、基准、器件物理和经济模子都需要来自任何一家公司之外的孝顺。。。。。。因此，，，，本文既是一份来自一线的报告，，，，也是一份约请。。。。。。”
华为在论文末尾，，，，这样总结韬定律。。。。。。
文章开头，，，，我们提到“定律”二字的争议，，，，这是由于摩尔定律、登纳德缩放定律等，，，，都基于全球数十年、上百家企业的海量产品视察归纳出的统计纪律。。。。。。“韬定律”则是华为基于自身量产芯片沉淀出的工程要领论，，，，依赖自研数据库搭建专属时延公式和定制参数，，，，它需要更多第三方自力的复测，，，，来验证这套规则的可靠性。。。。。。
“现在的问题是光华为自己宣布不可说服各人，，，，要第三方机构测试，，，，但华为宣布实例也体现了信心和准确性。。。。。。”一位资深半导体视察人士说。。。。。。
《芯片简史》作者汪波教授已往一段时间在许多场合谈及“韬定律”的工业价值和挑战，，，，他以为最大的挑战，，，，着实还来自于信心。。。。。。也就是怎样凝聚共识，，，，让学术界、工业界接受这一新的叙事，，，，让AI厂商愿意适配新的芯片设计思绪，，，，让业内所有人愿意加入到厘革中来，，，，劲往一处使，，，，开发出一条新路。。。。。。“这似乎比当初鸿蒙系统的切换更有挑战，，，，但又很值得去做。。。。。。”
